AI晶片的競爭已不再只是單顆ASIC的效能比拚，而是延伸到先進製程、封裝、基板、記憶體乃至整套系統平台的供應鏈整合。隨首款AI加速器ASIC即將量產，聯發科（2454）董事會今（31）日通過總額50億美元的彈性融資預算，依第三季營運展望匯率換算，約合新台幣1,600億元，除確保關鍵供應鏈產能，也為公司從AI ASIC晶片跨入子系統與平台預留資金。

聯發科財務長顧大為強調，公司目前財務結構穩健，董事會核准50億美元融資預算，並不代表聯發科將立即一次舉借或投入全部資金，而是建立一套可視需求啟動的融資框架。

「這主要是取得選擇權與彈性。」顧大為表示，AI產業變化快速，一方面是全球供應鏈產能與配置持續改變，另一方面則是AI ASIC可能衍生不同商業模式，公司希望在需要時能迅速取得資金，支援長期成長。

截至第二季底，聯發科帳上現金及流動金融資產達1,984.03億元，期末現金及約當現金為1,890.01億元。相較於現有資金規模，50億美元額度也顯示聯發科正在為更大規模的資料中心業務預作準備。

被問到融資額度是否可能用來協助關鍵供應商擴產時，顧大為給予肯定答覆。未來如果AI ASIC需求及客戶訂單擴大，聯發科可視情況運用資金，強化與供應鏈夥伴的合作，確保所需產能。

不過，聯發科目前尚未說明可能支持的供應商、金額與投資方式，也未宣布任何特定投資案，因此這仍是融資預算的可能用途，而非已經確定執行的擴產計畫。

大型AI加速器涉及晶圓代工、先進封裝、基板、HBM等記憶體及其他零組件。當單顆晶片面積擴大、封裝複雜度提高，供應商良率、產能及生產週期，都可能直接影響客戶專案量產。

聯發科副董事長暨執行長蔡力行表示，公司除與台積電進行設計技術協同優化（DTCO），也與先進封裝夥伴密切合作，並整合記憶體、基板等關鍵零組件，協助客戶完成複雜AI ASIC專案。

隨資料中心晶片複雜度提高，聯發科正將業務由單顆AI ASIC延伸到預先驗證的子系統及平台，整合記憶體、I/O、連接技術、D2D介面與先進封裝，降低客戶設計複雜度。

蔡力行表示，資料中心客戶希望更快把客製化晶片導入系統，聯發科提供經過預先驗證的子系統，可協助客戶縮短開發及上市時間。相較一、兩年前，公司正從提供單一IP，進一步走向IP整合及系統級解決方案。

聯發科也正在推進類似機櫃設計的方案，將D2D、3.5D封裝及NVLink Fusion連接技術整合到子系統中，並已與潛在客戶洽談。不過，公司尚未提供相關方案的量產時間及營收貢獻。

在資料中心高速連接方面，聯發科正開發448G SerDes，並搭配共封裝銅互連（Co-Package Copper，CPC）系統方案，提高效能及能源效率。

蔡力行表示，448G SerDes進度良好，預計可在2027年、可能於下半年準備就緒。聯發科也持續開發D2D介面及大型晶片所需的封裝能力，並把不同IP整合成可供客戶快速採用的子系統。

在448G之後，聯發科將於台積電COUPE平台開發共同封裝光學元件（CPO）系統方案，以支援下一代資料中心的高速連接需求；同時提供端到端3.5D平台，整合3.5D IP、封裝技術及設計流程。

顧大為指出，448G仍可利用銅互連技術推進，但若下一代系統需要更高速度，可能必須轉向光互連，聯發科已依此方向規畫後續產品藍圖。

在先進封裝方面，聯發科具備協助客戶運用CoWoS與EMIB-T技術開發超大尺寸ASIC的能力。蔡力行表示，第二款AI ASIC所需的基板良率、封裝產能及生產週期均持續改善，公司對2028年進入量產具有信心。

針對部分業者嘗試以LPDDR架構取代HBM，以緩解HBM供應壓力，顧大為表示，市場確實存在不同技術路線，但對追求最高效能的超大規模雲端服務商而言，HBM短期內仍是主流選擇。

配合資料中心與AI布局擴大，聯發科也宣布三項高階人事晉升案，將計算與人工智慧本部資深總經理黃世安、無線通訊系統與技術本部資深總經理范明熙，以及資料中心與人工智慧本部資深總經理Ankireddy Nalamalpu擢升為公司副總經理。

從50億美元融資額度、先進封裝與供應鏈整合，到448G SerDes、CPO及系統平台，聯發科的AI布局已不再局限於客製化晶片設計，而是逐步向資料中心系統級合作夥伴轉型。